UPDATE : 2020-07-13 16:49 (월)
파운드리 업계, ‘EUV, FD-SOI, FinFET’ 집적회로 기술 다각화 전략
상태바
파운드리 업계, ‘EUV, FD-SOI, FinFET’ 집적회로 기술 다각화 전략
  • 이나리 기자
  • 승인 2018.02.26 17:18
  • 댓글 0
이 기사를 공유합니다

IC 제조업체, 반도체 미세 공정 외에 시스템 중심 설계 방식 다양화로 변화

[CCTV뉴스=이나리 기자] 집적 회로(Integrated Circuits, IC) 제조업체들이 최근 반도체 개발 비용 증가에도 불구하고 공정 기술에 지속적으로 투자하고 있는 가운데, 공정 미세화 뿐 아니라 공정 방식의 다각화로 차별화 전략을 꾀하고 있다. 

IC의 성공과 확산은 IC 제조업체가 비용 대비 성능과 기능을 계속 제공 할 수 있는 능력에 달렸으며, IC 제조 비용 절감은 집약 기술과 웨이퍼 제조 기술 분야 성장과 밀접하게 관련된다. 

기존에 주류였던 CMOS 공정 프로세스가 이론적, 실용적, 경제적 한계에 도달함에 따라 IC 설계, 제조업체는 피처 크기 축소, 신소재와 트랜지스터 구조 도입, 웨이퍼의 직경 확대, 팹 장비의 높은 처리량, 공장 자동화 증가, 3D 통합 칩, 첨단 IC 패키징 등의 전반적인 시스템 중심 설계 방식기술을 필요로 하고 있다.

▲ 반도체 웨이퍼 (자료: TSMC)

이에 따라 파운드리 업체는 고성능 마이크로 프로세서, 저전력 애플리케이션 프로세서, 14나노(nm) 또는 10나노 공정의 고급 로직 방식에 집중하고 있다. 또 그 어느 때보다 다양한 공정의 프로세스를 제공함에 따라 반도체는 동일한 기준으로 성능을 비교하는 것이 어려워 졌다. 더불어 각 프로세스 세대의 파생되는 버전 또는 ‘플러스(Plus)’, 주요 노드 사이의 절반 수준의 단계가 정기적으로 발생되고 있는 것도 그 이유다. 

2014년부터 새롭게 등장한 핀펫(Fin Field Effect Transistor, FinFET) 공정은 기존 평면(2D) 구조의 한계를 극복하기 위해 도입된 입체(3D) 구조의 공정 기술로, 구조가 물고기 지느러미(Fin)와 비슷해 핀펫(FinFET)이라고 부른다. 트랜지스터는 게이트에 전압이 가해지면 채널을 통해 '소스(Source)'에서 '드레인(Drain)'으로 전류가 흐르며 동작하게 되고, 이때 게이트와 채널과의 접점이 클수록 효율이 높아진다. 핀펫 공정은 핀(Fin) 모양의 3D 구조를 적용했기 때문에 접점 면적을 키워 반도체 성능 향상과 누설 전류를 줄인 기술이다. 

핀펫 공정은 인텔을 필두로 삼성전자, 글로벌파운드리(GF), TSMC, UMC 등이 도입하고 있다. 인텔은 2014년 14나노 핀펫공정을 처음으로 도입한 이후 2016년 14나노+, 2017년 14나노++로 ‘플러스’ 버전을 확대했고, 2017년 하반기 10나노 공정을 도입했다. 삼성전자는 14나노부터 핀펫 공정 기술을 도입해 성공적으로 양산하고 있으며, 2016년 10월 10나노 핀펫 공정을 업계 최초로 양산했다. TSMC는 16나노+부터 핀펫 공정을 도입했고, 10나노에 이어 2017년 7나노까지 발전시켰다. 후발주자인 UMC는 현재 14나노 핀펫 공정을 양산 중이다. 

▲ FinFET 공정과 FD-SOI

FD-SOI(완전 공핍형 실리콘 인슐레이터) 공정은 ST마이크로일렉트로닉스(이하 ST)가 처음 개발한 기술이며, 삼성전자가 2014년 ST와 라이선스 계약을 맺고 2015년부터 28나노 FD-SOI 공정으로 반도체를 양산을 하면서 보편화 됐다. 또 글로벌파운드리도 2012년 6월 ST와 FD-SOI 라이선스 계약을 맺었고, 2916년 22나노 FD-SOI 공정으로 반도체 양산을 시작했다. 

FD-SOI 공정은 실리콘 웨이퍼 위에 매우 얇은 절연 산화막을 형성(Silicon On Insulator)한 뒤 그 위로 평면형 트랜지스터 전극을 구성하는 기술이다. FD-SOI는 값비싼 전용 웨이퍼를 필요로 하지만 채널에 불순물을 첨가하는 공정이 불필요하기 때문에 총 웨이퍼 비용은 감소하게 된다. 일례로 삼성의 28나노 FD-SOI 공정은 TSMC의 HKMG(하이케이메탈게이트) 공정 대비 원가가 18% 낮은 반면 성능은 15% 높은 것으로 알려졌다. 수율도 향상돼 전체 소요되는 비용 역시 절감된다.

FD-SOI 공정은 네트워크, CMOS 이미지 센서, 셋톱박스, 컨슈머, 오토모티브용 AP에 활용돼 왔다. 최근엔 IoT와 웨어러블, MCU, 프로그래머블 디바이스, 자동차 전장화 추세와 더불어 적용 가능한 산업군이 넓어지면서 삼성과 글로벌파운드리 등은 이 기술 개발에 주력하고 있다. NXP반도체 역시 지능형운전자지원시스템(ADAS)을 위해 FD-SOI 공정을 실현 중이다.

▲ ASML의 반도체 EUV 장비

더 나아가 반도체는 최근 10나노 미만 단위까지 미세화가 진행되면서, 보다 세밀한 회로를 구현하기 위해 기존 ArF(불화아르곤) 광원보다 파장이 짧은 EUV(Extreme Ultra Violet, 극자외선) 장비를 도입하고 있다. EUV 장비를 가장 빠르게 도입하고 있는 삼성전자는 지난 2월 23일 화성캠퍼스에 ‘EUV 라인 기공식’을 열고 건설에 착수해 2020년부터 본격 가동을 목표로 하고 있다. TSMC 또한 7나노+ EUV 공정을 준비 중에 있다. 

삼성전자 측에 따르면 7나노 EUV 공정은 10나노 2세대 공정 대비 전력효율은 10% 향상되고, 면적은 10% 축소돼 모바일·네트워크·서버·가상화폐 채굴 등에 필요한 고성능 프로세서에 유용하게 사용될 것이라고 밝혔다. 

▲ 로직, 파운드리 업체별 공정 로드맵 (자료: IC인사이츠)

시장조사기관 IC인사이츠에 따르면 “지난 50년 동안 반도체 업계는 집적회로 기술의 생산성과 성능을 기하 급수적으로 향상 시켰음에도 피처 크기 감소, 웨이퍼 직경 증가, 수율 개선과 같은 물리적, 경제적인 제한으로 인해 기술 장벽이 점점 더 높아지고 있다”며 “이런 문제를 해결하기 위해 IC 업체들은 기술적으로 진보하기 위한 방법 외에도 기존 프로세스에서 생산성 부분을 계속해서 개선시켜야 한다”고 조언했다.  



댓글삭제
삭제한 댓글은 다시 복구할 수 없습니다.
그래도 삭제하시겠습니까?
댓글 0
0 / 400
댓글쓰기
계정을 선택하시면 로그인·계정인증을 통해
댓글을 남기실 수 있습니다.