알테라 코퍼레이션은 자사의 향후 28-nm FPGA 제품들에 혁신적인 신기술들이 탑재될 것이라고 발표했다.

부분 re-configuration을 위한 새로운 방법인 Embedded HardCopy 짋 블록들과 임베디드 28Gbps 트랜시버들은 차세대 알테라 FPGA들의 밀도와 I/O 성능을 극적으로 개선시키고 ASIC 및 ASSP에 대한 경쟁력 우위를 더욱 강화시킬 것이다.

HD 비디오, 클라우드 컴퓨팅(cloud computing), 온라인 데이터 스토리지, 모바일 비디오와 같이 넓은 대역폭을 요구하는 애플리케이션들의 급속한 성장은 인프라 및 사용자 장비를 개발하는 업체 모두에게 새로운 과제를 안겨줬다. 어떻게 하면 엄격한 전력 및 비용 요구사항을 충족시키면서 시스템의 대역폭을 신속히 증가시킬 수 있을 것인가에 대한 과제들을 알테라는 혁신적인 첨단 기술들을 개발하여 해결했다.

새로운 임베디드 HardCopy 블록들은 알테라만이 보유한 HardCopy ASIC 역량을 활용하는 맞춤화가 가능한 하드웨어 IP 블록들이다. 이 임베디드 HardCopy 블록들은 인터페이스 프로토콜, 특정 애플리케이션을 위한 함수, 독자적인 맞춤형 IP 등과 같이 로직이 많이 필요한 기능들이나 표준 기능들을 강화하기 위해 사용된다.

이 혁신적인 임베디드 HardCopy 블록들로 인해 고객들은 비용과 소비전력을 감소시키면서 동시에 제품을 더욱 빨리 시장에 내놓을 수 있게 되며, 알테라는 다양한 제품을 신속하게 개발하고 특정 시장을 공략할 수 있게 된다.

부분 re-configuration은 설계 디자이너들로 하여금 FPGA의 다른 부분들은 계속 가동되는 상태에서 일정 부분만을 재구성할 수 있도록 만들어 주는데, 이 점은 디자이너들이 서비스를 계속 유지하면서 업데이트를 하거나 기능을 조정할 수 있도록 하기 때문에 중단 없는 작동이 요구되는 시스템에서 매우 중요하다.

부분 re-configuration은 소비전력과 비용을 절감시켜줄 뿐 아니라 동시에 작동하지 않는 기능들을 FPGA 내에 넣을 필요가 없도록 만들어 로직의 실효 밀도를 높여준다. 이런 기능들은 FPGA가 아닌 외부 메모리에 저장되었다가 필요할 때 로드되기 때문에 FPGA의 크기를 작게 만들고, 하나의 FPGA에 여러 개의 애플리케이션이 탑재될 수 있으며, 보드 넓이가 작아지고, 소비전력 역시 줄어들게 된다.

지금까지 부분 re-configuration은 설계 디자이너들이 FPGA 아키텍처의 세세하고 복잡한 부분까지 속속들이 알아야만 가능하고 매우 많은 시간이 들어가는 작업이었다. 알테라는 자사의 Quartus 짋 II 디자인 소프트웨어 내에 포함되어 있고 이미 시장에서 검증을 받은 점증적 컴파일(incremental compile)의 역량을 더 발전시켜 부분 재구성 작업을 매우 간단하게 만들었다.

알테라는 임베디드 트랜시버 기술 분야에서 축적한 독보적인 리더십을 활용해 28Gbps 임베디드 트랜시버들을 개발했는데 이 트랜시버들은 알테라가 향후 발표할 28-nm FPGA 제품들에 구현될 것이다. 고객들은 이 고속 트랜시버들을 이용해 400G 시스템과 같은 차세대 디자인들을 비싼 외부부품을 사용하지 않고 칩 하나에 구현할 수 있게 될 것이라고 설명했다.

알테라 제품에 대한 자세한 정보는 홈페이지 www.altera.com를 통해 확인 할 수 있다.



<임현주 기자>