[CCTV뉴스=이나리 기자] 잡음은 장치가 갖는 모든 특성 중 유독 이해하고 설계하기 까다로운 문제다. 이 때문에 잡음을 해결하기 위한 설계는 종종 풍문으로 듣는 규칙과 시행착오를 바탕으로 개발이 이뤄지는 경우가 많다. 이 글에서는 고속 DAC에서 위상 잡음을 야기하는 원인을 우회해 설계하는 방법을 정량적인 측면에서 살펴볼 것이다. 궁극적인 목표는 위상 잡음 요건을 단 한번에 만족시킬 수 있는 방법론을 찾는 것이다.
백지 상태에서의 DAC는 하나의 블록박스(block box)로 취급할 수 있다. 잡음은 실제 부품으로 인해 내부에서 발생할 수도 있고, 외부 요인으로 인해 발생할 수도 있다. 외부로부터의 잡음은 전원, 클로킹, 디지털 인터페이스 등 여느 DAC와의 연결을 통해서라도 유입될 수 있다. [그림 1]은 이런 가능성들을 보여주고 있다.
첫 번째로 다룰 것은 디지털 인터페이스로, 모든 잡음 요인 중 해결하기 가장 쉽다. 디지털 I/O는 신호 샘플을 받아서 아날로그 영역으로 출력한다. 일반적으로 알려져 있는 것처럼 디지털 회로와 수신되는 파형에는 잡음이 포함돼 있으며, 이는 아이 다이어그램(Eye diagram)으로 확인할 수 있다. 이런 관점에서 봤을 때, 모든 잡음과 활동들이 DAC의 여러 영역에 침투해 위상 잡음이 될 수 있는지에 대한 의문이 생긴다. 물론 디지털 인터페이스는 어디서나 잡음을 발생시킬 수 있지만, 여기에서는 위상 잡음만 다루겠다.
I/O가 문제인지를 확인해 보기 위해 고속 DAC 부품인 AD9162 제품군에서 디지털 인터페이스가 있을 때와 없을 때의 위상 잡음을 비교해 봤다. 인터페이스가 없을 때 장치의 NCO 모드는 내부적으로 파형을 생성하고, 효과적으로 DAC를 DDS 발생기로 바꿨다. [그림 2]는 이 실험 결과를 보여준다.
인터페이스가 켜지는 지점에서 위상 잡음이 치솟았고, 세부 사항에 따라 이리저리 움직였다. 여기서 흥미로운 부분은 위상 잡음과 모든 곡선들이 서로 겹쳐진다는 점이다. 그 결과 시스템 요건에 따라 주의를 기울여야 할 수도 있는 스퍼(Spur)가 있음에도, 이 제품군에서 인터페이스는 큰 문제가 되지 않는다. 인터페이스가 크게 중요하지 않다면, 다음으로 확인해야 할 것은 클로킹이다.
클로킹
클로킹은 DAC, 특히 DAC 클록에서 생성되는 위상 잡음을 살펴볼 때 최우선으로 고려하는 요인이다. DAC 클록은 다음 샘플을 전송하는 시간을 알려주며, 이에 따라 위상(또는 타이밍)에서의 잡음은 [그림 3]에서 보는 것처럼 출력의 위상 잡음에 직접적인 영향을 미친다. 이 과정은 연속적인 이산 값 하나하나와 클록에 의해 정의되는 타이밍을 가지는 사각 펄스를 곱하는 것으로 생각할 수 있다. 주파수 영역에서 곱셈은 컨볼루션(Convolution) 연산으로 이해될 수 있다.
그 결과 원래 목표했던 스펙트럼은 [그림 4]에서 보듯이 클록의 위상 잡음으로 인해 왜곡된다. 그러나 정확한 관계는 즉시 눈으로 확인할 수 있을 정도는 아니다. 이는 다음과 같이 도출해 볼 수 있다.
클록과 출력의 상태를 시간에 따라 순간 포착한다면, 파형은 [그림 5]와 같이 나타날 수 있다. 여기서 목적은 [그림 6]에서 빨간색 화살표로 표시된 클록과 출력의 잡음 진폭비를 구하는 것이다. 이를 포함한 직각삼각형을 그렸을 때 각 선의 길이는 알 수 없지만, 두 삼각형 모두 밑변을 공통으로 갖는다.
기울기를 각 파형의 미분계수라고 하면, 다음과 같은 등식이 성립된다.
DAC 잡음에 대해 식을 정리해보면 다음과 같다.
여기서 주의깊게 살펴봐야 할 부분은 DAC의 출력과 클록의 사인파 또는 그와 비슷한 파형이다. 따라서 결과는 다음과 같이 간소화될 수 있으며, 이런 가정이 성립하지 않는다면 앞에서 언급한 식을 계속 사용해야 한다.
이 공식을 다시 정리하면 다음과 같다.
잡음간의 관계는 개별 파형의 진폭에 비례함에 따라 반송파에도 비례한다고 볼 수 있다. 또한, 로그 단위를 사용하면 다음과 같은 식을 도출할 수 있다.
반송파에 비례하는 잡음은 신호 주파수 대 클록 주파수의 비에 따라 증가하거나 감소한다. 신호 주파수가 반으로 감소할 때마다 잡음은 6dB만큼 증가한다. 이는 그래프에서 아래쪽에 위치한 삼각형의 높이가 줄어들면서 밑변과 빗변이 이루는 각이 작아지는 것을 통해 확인할 수 있다. 또한, 클록의 진폭과 같은 정도로 잡음이 증가하면 위상 잡음은 증가하지 않는다.
이를 증명하기 위해 DAC로 들어가는 클록 주파수를 변조해 위상 잡음을 실험해 볼 수 있다. [그림 7]은 5GHz DAC 클록이 100kHz에서 위상 변조된 모습을 보여준다. 파란색과 회색 그래프는 500MHz와 1GHz 출력의 스펙트럼을 나타낸 것이다. 신호음도 동일한 관계를 보인다. 5GHz 클록이 500MHz DAC로 출력될 때 잡음은 20dB이 줄어들며, 500MHz 클록이 1GHz으로 출력될 때는 6dB이 늘어난다.
