CEVA가 ‘더 뉴 CEVA-X 아키텍처 프레임워크(The NEW CEVA-X Architecture Framework)’를 발표했다.
이는 베이스밴드 애플리케이션의 데이터플레인(Data Plane) 및 컨트롤 프로세싱에 있어 기존의 프로세서에 비해 월등한 성능과 전력효율을 재정립한다.
지금까지 6억여개가 넘는 핸드셋 프로세서를 작동시키는 등 베이스밴드 분야에서 탄탄하게 쌓아온 CEVA DSP의 명성을 이어받아 뉴 CEVA-X는 LTE-어드밴스트(LTE-Advanced) PHY 컨트롤, MTC(기계형 통신, Machine-Type-Communication), 무선 연결 등을 포함, 다양한 유스케이스(Use Case)와 애플리케이션 내 난이도 높은 베이스밴드 설계를 다룬다.
더 뉴 CEVA-X는 최대 128비트 SIMD까지 확장 가능한 VLIW/SIMD 아키텍처부터 가변장 파이프라인(Variable Length Pipeline), 고정소수점연산(Fixed-Point Operation) 및 부동소수점연산(Floating-Point Operation) 지원 등의 특징이 있다. 특히 이전 세대의 CEVA-X에 비해 전력소모량은 절반인 반면 2배 이상 큰 DSP 컴퓨팅 성능이 장점이다.
또한 아키텍처는 전용 32비트 제로 레이턴시(Zero Latency) 명령어 집합(ISA, instruction set architecture), 32비트 하드웨어 곱셈·나눗셈 연산, 동적 분기 예측(Dynamic Branch Prediction), 초고속 문맥전환(Context Switching) 등 베이스밴드 설계에 필요한 효율성 높은 컨트롤 프로세싱이 가능하다.
CEVA-X4는 뉴 CEVA-X 아키텍처를 기반으로 하는 최초의 코어로 2·3·4·5G 베이스밴드상 다중무선접속기술(Multi-Rat) & 다중 캐리어(Multi-Carrier) PHY 컨트롤 프로세싱에 따른 가장 복잡한 작업부하를 타깃으로 하고 있다.
CEVA-X4는 ▲효율적인 컨트롤 프로세싱 ▲강력한 DSP 프로세싱 ▲고급 시스템 컨트롤 3가지 차세대 모뎀 설계가 직면하고 있는 중대 문제를 해결할 수 있도록 설계됐다.
이러한 문제들을 극복하기 위해 CEVA-X4는 베이스밴드에 최적화된 특별한 기능들을 매우 효율적인 방법으로 포함시켰다. 이러한 128비트 와이드 VLIW/SIMD 프로세서는 10단계 파이프라인과 4개의 동일한 스칼라 처리 유닛(SPU: Scalar Processing Unit) 내 8개로 이뤄진 MAC 유닛이 특징이다. 또한 16㎚ 프로세스에서 1.5㎓에서 작동이 가능하며 16곱스(GOPS, Giga Operations Per Second)를 실현했다.
프로세서의 효율적 컨트롤과 관련한 특징으로는 정수 파이프라인(Integer Pipeline), 하드웨어 곱셈 및 나눗셈 연산을 포함한 완벽한 32비트 RISC ISA, 그리고 BTB(Branch Target Buffer)를 통해서 코어마크(CoreMark)/㎒ 스코어 4.0을 실현하는데 이는 오늘날 스마트폰에 사용되는 가장 보편적인 내부 DSP와 비교시 스레드당 기준 60%가 더 높은 점수다.
시스템 컨트롤 측면에 있어서 CEVA-X4는 모뎀 설계에 총체적 접근법을 가져와 혁신적인 CEVA-커넥트 기술 활용을 통해 DSP, 보조프로세서, 가속기, 메모리, 시스템 인터페이스 등으로 이뤄진 전체 PHY시스템을 조직한다.
CEVA-X4는 전용 하드웨어 보조프로세서 인터페이스와 자동화된 데이터·컨프론 트래픽 관리 매거니즘을 갖추고 있어 소프트웨어의 오버헤드를 최소화했다. 메모리 서브시스템은 하드웨어·소프트웨어 프리페치(Pre-Fetch) 기능과 더불어 진보된 논 블록킹(Non-Blocking) 투웨이(2-Way) 또는 포웨이(4-Way) 캐시를 지원한다.
