2세대 PCIe FPGA블록,
50% 낮아진 전력과 15% 높아진 성능으로 PCI-SIG 1-8 레인 규격 준수

자일링스는 PCI Express짋 2.0 사양을 준수하며, 이전 세대보다 최대 50% 낮은 전력과 경쟁제품보다 15% 높은 성능을 제공하는 차세대 버텍스짋-6 FPGA 제품군을 출시했다.

자일링스 버텍스-6 FPGA에 통합된 2세대 PCIe 블록은 PCI-SIG PCI Express 2.0 규격의 준수하며, 자일링스와 제휴업체의 다양한 디자인 리소스로 추가된 1레인부터 8레인 구성의 상호운용 테스팅을 통과했다. 제휴업체는 널리 채택된 시리얼 인터커넥트 표준을 지원하고 있다. 이번 출시로 인해 통신, 멀티미디어, 서버 및 모바일 플랫폼 등을 위한 높은 대역폭 PCIe 2.0 시스템의 메인스트림 개발이 가속화되어 HD 비디오, 하이엔드 의료 이미징, 산업용 계측 같은 애플리케이션이 가능해질 것으로 예상된다.

또한, 자일링스는 버텍스-6 FPGA용 DMA(Direct Memory Access) IP 코어를 제공하기 위해 노스웨스트 로직(Northwest Logic) 및 PLDA 같은 주요 제휴업체와 다시 한번 협력한다. 이러한 최근 협력은 노스웨스트 로직 DMA 코어로 지원되는 PCIe 2.0 x8-레인을 제공하는 최초의 FPGA인 버텍스-5 FXT 디바이스를 위한 기존의 PCIe 2.0 소프트 IP를 기반으로 한다. DMA 엔진은 시스템에서 데이터가 효율적으로 전송될 수 있도록 해 버텍스-6 FPGA의 PCIe 블록이 최대한의 성능과 대역폭을 발휘할 수 있도록 한다.

디자이너는 버텍스-6 FPGA에서 바로 PCI Express 2.0 규격 시스템의 평가 및 디자인을 시작할 수 있다. 이를 위해, ISE 디자인 수트에 제공되는 자일링스의 코어 제너레이터™ 시스템은 맞춤 디자인으로의 통합을 원활하게 하는 PCIe 코어, 레퍼런스 디자인, 전체 스크립트, 기본 테스트벤치 및 시뮬레이션 모델 등을 제공하고 있다. 디자이너는 무료 ISE짋 WebPACK™ 소프트웨어 또는 견본 버전의 모든 기능을 갖춘 ISE 디자인 수트를 자일링스의 웹사이트 www.xilinx.com/tools/webpack에서 다운로드 할 수 있다.

자일링스의 ISE 디자인 수트 수석 마케팅 디렉터 톰 페이스트(Tom Feist)는 "높은 대역폭 커넥티비티에 대한 수요가 높기 때문에 고성능, 저전력 애플리케이션을 요구하는 통신 및 서버 시장의 요건을 충족시키기 위해서는 PCIe 2.0 표준이 절대적으로 중요하다"며 "통합형 PCIe FPGA 블록은 시스템 성능을 극대화할 때 I/O 병목현상을 없애준다.

이것은 당사의 버텍스-5 FPGA에 처음 도입되었다. 이제 버텍스-6 FPGA에서 더 높은 대역폭을 원하는 디자이너는 생산이 검증된 당사의 PCIe 구현을 최대한 활용하여 경쟁 제품보다 최대 50%까지 전력을 낮출 수 있다"라고 말했다.


버텍스-6의 FPGA ML605 평가 키트



<이명규 기자>