CEVA, MUST 멀티 코어 시스템 기술 발표
상태바
CEVA, MUST 멀티 코어 시스템 기술 발표
  • 이광재
  • 승인 2013.03.26 00:00
  • 댓글 0
이 기사를 공유합니다

CEVA가 고성능 무선 애플리케이션을 위한 CEVA-XC DSP 아키텍처 프레임워크에 보다 향상된 성능을 제공하는 고성능 프로세서와 멀티-코어 기술을 발표했다. 이번에 발표한 플랫폼은 무선 터미널, 스몰셀, 엑세스 포인트와 메트로셀(Metro) 및 매크로셀(Macro) 기지국에 적용할 수 있다.

이번에 공개된 기술에는 ▲종합적인 멀티코어 기능 ▲높은 쓰루풋의 벡터 부동소수점 프로세싱 ▲하드웨어 및 소프트웨어 파티션에 보다 효율적인 전력을 제공하는 보조 프로세서 엔진 등이 포함된다. CEVA는 해당 기술을 정의하고 최적화하기 위해 주요 OEM 기업과 무선 반도체 및 해상도 최적화 기술을 보유한 파트너사와 긴밀한 협력 중에 있다.

CEVA의 MUST는 캐시 기반 멀티코어 시스템 기술을 갖추어 향상된 캐시일관성과 리소스 공유 및 데이터 관리를 지원한다. CEVA-XC에 적용된 MUST는 DSP 프로세싱을 위해 설계된 광범위한 기술과 함께 대칭 멀티프로세싱 또는 비대칭 멀티프로세싱 시스템 아키텍처에 있어 복합 CEVA-XC DSP 코어를 및 멀티코어 통합한다.

해당 기술은 ▲태스크 공유 풀을 이용한 다이내믹 스케줄링 ▲소프트웨어를 통해 정의되는 하드웨어 이벤트 기반 스케줄링 ▲ 태스크 및 데이터 기반 공유 리소스 관리 ▲완벽한 캐시 일관성으로 향상된 메모리 계층 구조 지원 ▲소프트웨어 개입 없이 최신 자동화 데이터 트래픽 관리 ▲태스크 인지 기반 특수 우선권 스키마 등이다.

CEVA는 최신 멀티코어 SoC ARM 프로세서 및 복합 CEVA DSP 개발을 위해 ARM AXI4 인터커넥트 프로토콜과 AMBA 4 ACE 캐시일관성 익스텐션에 CEVA-XC 아키텍쳐 프레임워크를 확장 지원한다. 획기적으로 단순화된 소프트웨어 개발과 SoC 제작의 디버깅 프로세스는 소프트웨어 캐시 관리 간접비를 줄이고, 프로세서 사이클 및 외부 메모리 대역폭을 줄인다. 전체적으로 SoC 프로세서 사이의 통합을 더욱 강화하여 에너지 효율 및 전체 시스템의 성능을 높인다.

LTE-A와 802.11ac 기준은 데이터 송수신을 하기 위해 시스템에서 복합 안테나로 사용하는 '멀티플 인풋 멀티플 아웃풋(MIMO) 프로세싱'을 제공한다. CEVA-XC 벡터 프로세스는 복잡한 데이터를 처리할 때 뛰어난 정밀도와 최적화된 성능을 제공한다. 이를 위해 CEVA는 부동소수점 운용의 지원과 함께 고정점 기능을 지원한다. 부동소수점 운용은 매 핵심 사이클마다 32 부동소수점 운용을 충족하는 프로세싱이 가능한 벡터의 지원을 받아 무선 인프라의 높은 요구수준을 충족한다. 더불어 802.11ac 4x4 사용 케이스를 포함한 고차원 MIMO을 위해 인스트럭션 세트 아키텍쳐(ISA)에 따른 기술 리더십을 확장했다.

CEVA는 무선 시스템의 저전력, 고성능을 최적화하기 위해 밀착결합 익스텐션(TCE) 코프로세서 유닛을 도입했다. 이 코프로세서는 CEVA-XC와 밀착결합 하드웨어를 사용해 높은 성능을 확보할 수 있는 모뎀 기능을 갖추고 있다.

CEVA의 TCE는 ▲최대 공산(Likelihood) MIMO 탐지기(MLD)  ▲3G 디스프레더 유닛 ▲NCO 위상보정 기능이 있는 FFT ▲DFT ▲Viterbi ▲HARQ 결합 ▲LLR 압축/감압 등을 포함한다.

이 밀착결합 확장은 DSP 메모리와 보조 프로세서 사이의 독특한 자동화 저잠복 데이터 트래픽을 통해 DSP 간섭을 최소화하고 병렬 코프로세싱 역량을 강화한다. CEVA는 TCE를 완벽하게 통합되고 최적화된 모뎀 기준 아키텍처의 일부로 제공해 사용자들이 사용자 장비, 인프라, 무선애플리케이션을 저 전력으로 사용할 수 있도록 해 소비자의 개발 비용 및 시간을 크게 단축한다.
 




댓글삭제
삭제한 댓글은 다시 복구할 수 없습니다.
그래도 삭제하시겠습니까?
댓글 0
0 / 400
댓글쓰기
계정을 선택하시면 로그인·계정인증을 통해
댓글을 남기실 수 있습니다.