아테리스가 칩 설계자들이 더 정교하고 빠른 칩을 만들도록 돕는 플렉스(Flex)NoC 버전3 (v3)에 인터커넥트 패브릭 IP를 발표했다.
아테리스 플렉스NoC 버전3은 휴대폰, 소비자, 자동차 가전제품의 성장과 함께 폭발적으로 커진 SoC의 복잡성을 해결하며 설계자들이 원하는 타임투 마켓을 실현시키도록 돕는다.
플렉스NoC 버전3은 SoC 설계자들의 생산성을 높이기 위해 ▲스위치 기반 토폴로지 편집기 ▲주제 및 활동 기반 사용자 인터페이스 ▲NoC 구성 개선 등의 기능을 포함한다.
스위치 기반 토폴로지 편집기는 단일 뷰 안에서 전체 SoC 토폴로지에 대한 억세스를 유지하면서 큰 디자인을 만들고 특성화하며 조정하는 과정을 용이하게 하고 주제 및 활동 기반 사용자 인터페이스는 고객 의견 및 인적 요소의 수년간 연구를 바탕으로 간소화한 인터페이스로 SoC 구상 및 설계에서 복잡하고 반복적인 작업을 더 쉽게 수행하도록 도와준다.
또 NoC 구성 개선은 설계자들이 후속 작업을 하는 팀들이 구현하고자 하는 작은 모듈의 상호 설계를 쉽게 중단하게 하며 분리된 디자인 또는 모듈을 하나의 상호 연결 인스턴스로 신속히 통합하게 한다.
또한 플렉스NoC v3은 미래의 IP 기술 개발에 필요한 기초 플랫폼을 제공한다.
찰스 자낙 아테리스 CEO는 “아테리스 플렉스NoC 버전3은 고객들로 하여금 SoC의 복잡성과 일정에 맞춰 칩의 설계 용량을 확장할 수 있게 한다”며 “이 중요한 기술적 진보는 SoC 생성 및 조립의 프레임 워크를 개선시킬 뿐 아니라 혁신적인 새 기능이 내장된 기술 기반도 제공한다”고 말했다.
아테리스 플렉스NoC는 삼성, 르네사스, 하이 실리콘, 알테라, 모빌아이를 비롯해 여러 글로벌 기업들이 만든 복잡한 SoC의 온 칩 커뮤니케이션을 가능케 하는 업계 표준의 SoC 인터커넥트 패브릭 IP다.
