자일링스가 ‘OFC 2015’에서 OTN, SDN, 이더넷을 위한 올 프로그래머블 솔루션과 관련한 다양한 기술 시연과 프레젠테이션을 선보인다고 밝혔다.
자일링스는 이번 전시에서 멀티 유선 통신과 상호 작동할 수 있는 산업 선도적인 솔루션과 회원사 및 파트너사들의 데이터 센터 기술 상품들을 공개할 예정이다.
이 자일링스 솔루션과 에코시스템은 24일부터 26일까지 미국 캘리포니아 로스앤젤레스에 위치한 로스앤젤레스 컨벤션 센터 내 자일링스 부스 #729에서 확인할 수 있다.
먼저 23일 ‘SDN(Software Defined Networking)에서의 프로그래머블 하드웨어’라는 주제를 자일링스의 저명한 엔지니어 고든 브레브너가 발표한다.
이 세션에서는 이동통신 및 클라우드 서비스 사업자의 광전송의 발전을 위한 새로운 프레임워크의 기반으로서 SDN, NFV, 프로그래머블 하드웨어가 갖는 가능성과 장점에 대해 다룬다.
또 24일에는 ‘증가하는 이더넷 속도 및 피드를 위한 아키텍처와 로직 관련 도전’이라는 주제로 자일링스 수석 시스템 디자이너 마크 거스틀린이 발표한다.
이 프레젠테이션에서는 이더넷 로드맵의 과제들과 오류 보정 코드를 둘러싼 문제들, 단 하나의 디바이스에서 여러 속도로 이더넷을 다루는 방법 등에 대해 토론한다. 광학·전기 인터페이스의 진화 및 이들이 이더넷에 미치는 영향, 프로그래머블 로직이 이 문제를 돕는 방법 등도 함께 다룬다.
이와 함께 오는 25일에는 ‘400GE 및 25GE 네트워크 장비를 빠르고 효율적으로 정확하게 테스트하다’라는 주제로 익시아 전략 프로그램 수석 디렉터 다난야 발드윈과 자일링스 유선 통신 디렉터 질 가르시아가 발표한다.
이 프레젠테이션에서는 자일링스와 익시아가 자일링스의 올 프로그래머블 디바이스를 이용해 효율적인 400GE 및 25GE 테스팅의 수많은 난관을 극복하고 익시아 400GE 및 25GE 테스터 제품군을 빨리 출시할 수 있게 한 방법에 대해 소개한다.
더불어 25일 ‘올 프로그래머블 FPGA를 이용해 500G/1T OTN 라인 카드를 지금 바로 사용하다’라는 주제로 자일링스 OTN 제품 마케팅 매니저 데이비드 예가 발표한다.
자일링스는 프로그래머블 로직이 부분적인 재구성 기능들과 수많은 고속 아날로그 IO들을 제공하는 방법 및 신호 기능들을 혼합해 유연하며 확장 가능한 고밀도 500G/1T 라인 카드 구축 방법에 대해 다룰 예정이다.
뿐만 아니라 26일에는 ‘고성능 SDN을 위한 프로그래머블 하드웨어’라는 주제를 자일링스 엔지니어 고든 브레브너가 발표한다.
이 프레젠테이션에서는 FPGA가 프로그래머블 하드웨어를 통해 신흥 광자 기술과 차세대 데이터 센터 서버를 잇는 탄력적인 브릿지를 어떻게 제공하고 있는지 설명한다.
한편 자일링스는 전시장에서 데모를 시연한다. 먼저 ‘싱글 버텍스 울트라(Virtex UltraScale) FPGA의 고밀도 100G OTN 스위칭 솔루션’ 데모에서는 자일링스 버텍스 울트라스케일 VU095 디바이스가 지원하는 자일링스의 고밀도 OTN 스위칭 솔루션을 선보인다.
이 제품은 2x100G OTN 스위칭 애플리케이션을 지원하며 이보다 큰 버텍스 울트라스케일 VU190 디바이스에서는 4/5x100G OTN 스위칭까지 업그레이드 가능하다.
또한 ‘버텍스 울트라스케일 FPGA의 싱글 칩 400G 이더넷 솔루션’ 데모는 자일링스 버텍스 울트라스케일 VU095 디바이스로 잠정규격 400GE MAC와 4개 세트의 스미모토 전기(Sumitomo Electric) CFP4 LR4 모듈 연결 PCS IP 를 피처링한 산업용 최초의 싱글 칩 400GE 솔루션을 4개 세트의 JDSU LR4 모듈과 함께 JDSU ONT 400GE 테스트 솔루션에 연결시켰다.
분만 아니라 ‘저지연의 4x25G 이더넷 MAC 솔루션’ 데모는 3 미터의 직접 부착 구리 케이블과 QSFP28 폼팩터를 통해 익시아의 엑셀론 멀티스(Xcellon-Multis) QSFP28 100/4x25GE 로드 모듈까지 4개 채널 25G 이더넷 통신이 가능한 버텍스 울트라스케일 VCU107 보드를 사용한다.
자일링스의 지연이 낮은 25G 이더넷 MAC은 25G 이더넷 컨소시엄 사양을 지원하며 향후 출시할 IEEE 25GE 사양도 지원될 예정이다.
더불어 ‘효율적인 CPRI over OTN 솔루션(OTU2r)’ 데모는 프론트 홀 링크의 효율을 극대화하는 방법을 보여준다. 이 데모는 JDSU 테스터를 이용해 CPRI 신호를 공급하며 킨텍스(Kintex)-7 FPGA 가 OTU2r 컨테이너로 맵핑한다.
