자일링스는 5000만개가 넘는 에이직(ASIC) 게이트와 경쟁 제품 대비 4배 이상의 용량을 자랑하는 4M 로직 셀 디바이스를 출시했다고 발표했다.
첫 출시된 ‘버텍스(Virtex) 울트라스케일(UltraScale) VU440 FPGA’는 차세대 에이직과 복합 SOC 프로토타입 제작 및 에뮬레이션에 이상적이다. 5000만개 용량의 에이직 게이트와 업계 최고의 I/O 개수를 보유한 버텍스 울트라스케일 VU440 FPGA는 울트라스케일 아키텍처로 된 에이직과 유사한 클로킹과 차세대 라우팅 방식을 사용했다. 이 제품은 로직 블록을 강화해 활용도가 높아 ASIC 프로토타입이나 대형 에뮬레이션에 적합하다.
존 키터(John Koeter) 시놉시스 IP 마케팅‧프로토타입 부사장은 “버텍스 울트라스케일 VU440 디바이스 샘플을 사용해 HAPS FPGA 기반의 프로토타입 개발 속도를 높였다”며 “이로써 고객을 위한 완전한 솔루션을 초기에 완성할 수 있었다”고 말했다.
이어 “울트라스케일 디바이스는 HAPS 고유의 기능을 결합시켜 보다 높은 용량 및 성능에 통합이 쉬워 고객의 요구를 충족하는 차세대 프로토타입 시스템을 개발할 수 있게 해준다”고 설명했다.
자일링스는 2세대 SSI(Stacked Silicon Interconnect) 기술과 함께 버텍스 울트라스케일 VU440 FPGA로 무어의 법칙의 한계를 돌파해 나가고 있다. 28나노 노드에서 TSMC의 CoWoS(Chip-on-Wafer-on-Substrate) 3D IC 공정으로 SSI 기술을 구축해 하나의 디바이스에 여러 개의 부품을 통합해 전원과 성능을 개선했으며 실리콘 비율 문제도 해결했다.
또 다이 간 대역폭은 5배 더 넓어졌으며 슬라이스 경계에 통합 클로킹 아키텍처를 사용하는 울트라스케일3D IC 디바이스는 빠른 구현 및 디자인 완성을 위한 가상의 모놀리식 디자인이 가능하다.
